Development Engineer Digital ASIC in Duisburg bei Philotech

• Digitales ASIC-Design (7…16nm Technologien, Systemtaktraten bis 1,33GHz)
  • Schaltungseingabe (RTL-Codierung und grafische Code-Eingabe)
  • Dokumentation der erstellten Schaltungen
  • Funktionale Verifikation durch Simulation inkl. Code-Coverage
  • Formale Verifikation mit SystemVerilog und UVM
  • Physikalische Synthese, Constraining Timing-Analyse (optional)
  • Linting und Design-Rule-Checks

• Mehrjährige Erfahrung im digitalen Schaltungsdesign, idealerweise in der ASIC-Entwicklung oder sehr erfahrene FPGA Entwickler
• Sorgfältige, zuverlässige und eigenverantwortliche Arbeitsweise
• Sehr gute Kenntnisse des Design-Flows (Codierung, Simulation, Synthese)
• Gute Kenntnisse der Entwicklungswerkzeuge für Simulation, Synthese, Versionskontrolle (Git)
• Gute Kenntnis der Sprachen VHDL, tcl und Python
• Sehr gute Englischkenntnisse
• Deutschkenntnisse

Kontakt:

Teilen: